在Open Innovation Platform生态系统论坛上，台积电（TSMC）展示了其近期技术路线图，强调了在AI工作负载不断增加的背景下，节点开发及性能与能效之间平衡所面临的挑战。公司宣布N2工艺现已进入量产阶段，预计N2P工艺将在2026年初开始规模提升。

台积电计划于2026年底交付首批A16芯片，该工艺将纳米片晶体管与背面超级电源轨（SPR）相结合。节点演进路线从N3过渡到基于纳米片的N2，继而发展至具备SPR的A16，最终迈向更先进的A14节点。

台积电公布的数据表明，在功耗保持不变的条件下，从N7到A14节点的转变带来了大约1.8倍的性能提升，同时总体能效提升约4.2倍。针对A16，台积电预测其在相同电压下的时钟速度将比N2P高8-10%，在达到相似处理能力的情况下能源消耗将降低15-20%。对于希望继续采用FinFET工艺的客户，台积电仍提供N3C和N4C等升级版FinFET选项，其中N4C已被部分客户实际应用。

值得一提的是，台积电还介绍了NanoFlex，一种随N2工艺推出的单元级调优方法，使设计团队可以在速度和能效之间灵活权衡。在合适的设计中，该方法最多可实现15%的频率提升或最高30%的能耗降低。

在个性化定制方面，台积电与客户的深度合作为其赢得了行业领先优势。例如，台积电为英伟达（NVIDIA）生产“Blackwell”芯片时，采用了专为该公司定制的4N 4纳米级工艺节点，该芯片与八层堆叠的HBM3E高速内存一同封装在CoWoS-S封装内。正是通过节点定制、与客户及EDA供应商紧密集成，以及在工艺节点和先进封装方面的领导地位，台积电持续稳居半导体制造行业的领导地位。